共封装光学(co-packaged optics)概况

jian513218

转自：小豆芽

共封装光学(以下简称CPO)，英文名为co-packaged optics或者in-package optics，仅仅从这个名字出发，感觉似乎少了点什么，光学和谁封装在一起？其实，这个词后面应该加几个单词，with eletronics或者with ASIC，这样就比较好理解了。直白一点讲，就是将光收发器/光引擎和电芯片封装在一起，只保留光口，而不是采用可插拔光模块的形式，如下图所示，

（图片来自文献1）

为什么需要采用CPO的形式？随着信号速率的提升，可插拔光模块的问题开始凸显，将数据从IC搬运到光模块，需要消耗更多的能量，并且需要采用FEC等技术保证信号不失真，这会增加额外的延迟和功耗。另外可插拔光模块占据了较大的体积，一个rack通常可以放置36个光模块，信号密度受到了一定的限制。

从交换芯片的角度看问题，下图是Switch芯片带宽的演化曲线，

（图片来自https://blogs.cisco.com/sp/co-pa ... d-an-open-ecosystem）

带宽每两年翻一番，而Serdes的速率每三年翻一番。两者存在一定的不匹配。交换芯片的带宽从640G变化到51.2T, 增加了80倍，而SerDes的总功耗增加了22.7倍，速率只提高了10倍。进一步提高SerDes的速率难度会越来越大，功耗也越来越大。

（图片来自https://blogs.cisco.com/sp/co-pa ... d-an-open-ecosystem）

将光引擎和交换芯片的距离拉近，封装在一起，可以有效地降低整个系统的功耗，提高信号密度，降低时延。

CPO涉及到几个核心的技术：

1）高集成度的光芯片

2）光电混合封装技术

3）低功耗高速SerDes接口

硅光芯片显然是高集成度光芯片的首选方案，Intel在OFC2020展示了其CPO方面的进展，单个光引擎可实现106Gbps的PAM4信号传输（无需FEC），共有16个光引擎，总的信号速率为1.6Tbps。

（图片来自文献2）

关于光电混合封装技术，可以参看先前的笔记 光电混合封装。这里不在赘述。比较有意思的是，Intel在其技术路线中提到未来可能会将XPU与光引擎结合，利用光信号进行芯片间的数据通信。

关于SerDes技术，小豆芽现在还不是特别了解，后续再做详细先容。

目前正在研发CPO技术的企业包括Intel, Ayar Labs, Broadcom, Xilinx, Rockley, Cisco, 脸书和IBM等。这里面包括一些硅光企业和对光模块有较大需求的数据中心企业。CPO技术听起来非常诱人，可以解决高速光模块的功耗问题和信号完整性问题，但是困难也比较多，不仅仅需要硅光领域的努力，也需要封装、电芯片等领域的投入。路漫漫其修远兮，Intel已经开了一个好头，相信后续会有更多的进展。新兴技术代表了更多的机会！